. Searching PAJ

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-249049

(43)Date of publication of application: 04.10.1990

(51)Int.CI.

GO6F 12/16

(21)Application number: 01-069811

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

22.03.1989


(72)Inventor: MIZUNO SATOSHI

### (54) INFORMATION PROCESSOR

#### (57)Abstract:

PURPOSE: To easily and smoothly terminate and resume a job and to preserve data at the time of termination even if a battery is not incorporated by using EEPROM as a memory for saving data.

CONSTITUTION: A system bus is connected to EEPROM 14 having a capacity sufficient for saving various information in CPU 11 incorporated in a personal computer and all data in RAM 13. When a main switch is turned off at the termination time of the job, the content of CPU 11 and RAM 13 at that time is automatically saved top EEPROM 14. When the job is resumed, data of EEPROM 14 is automatically returned to CPU 11 and RAM 13 by turning on the main switch. Thus, the job after preceding termination can be continued and danger that data disappears owing to the interruption of the job for a long period is eliminated, whereby a high speed access is attained.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

# BEST AVAILABLE COPY

⑩ 日本国特許庁(JP)

⑩特許出願公開

## ② 公開特許公報(A) 平2-249049

(9) Int. Cl. 5

識別記号 庁内整理番号

❸公開 平成 2年(1990)10月 4日

G 06 F 12/16

340 Q

7737-5B

審査請求 未請求 請求項の数 4 (全7頁)

**公発明の名称** 情報処理装置

②特 願 平1-69811

②出 願 平1(1989)3月22日

@発明者 水野.

聡 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出願人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江 武彦 外3名

明知音

 発明の名称 情報処理装置

2. 特許請求の範囲

(1) 少なくともCPUとRAMを有する情報処理装置において、作業終了時のCPU内のデータおよびRAMのデータを退避させるEEPROM を備えたことを特徴とする情報処理装置。

(2) EEPROMは装置に内蔵されている請求項1記載の情報処理装置。

(3) EEPROMは装着自在なカートリッジである請求項1記載の情報処理装置。

(4) EEPROMは、半導体基板上に浮遊ゲートと制御ゲートが積層されたFETMOS型メモリセルが隣接するもの同士でソース、ドレインを共用する形で複数個直列接続されてNANDセルを構成してマトリクス配列され、NANDセルの一端部のドレインがピット線に接続されてメモリセルアレイを構成している請求項1記載の情報

処理装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、コンピュータやワープロ等の情報処理装置に関する。

(従来の技術)

- 2 -

(発明が解決しようとする課題)

以上のようにコンピュータやワープロなどにおいて、退避用メモリとして磁気メモリを用いた場合にはアクセス時間が長くかかり、またDRAMを用いた場合には内蔵電池が必要であって電池労命によりデータが消失する危険がある、といった問題があった。

本発明は、この様な問題を解決した退避用メモリを備えた情報処理装置を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明に係る情報処理装置は、最小限必要な構成としてCPUとRAMを含み、更に作業終了時のこれらCPUおよびRAMのデータを退避させるメモリとして、電気的書替え可能な不揮発性半導体メモリ(EEPROM)を備えたことを特徴とする。

(作用)

本発明によれば、作業終了時、主スイッチを - 3 -

部の各種 I / O 機器 1 5 とのデータのやり取りを行う。 R O M 1 2 は通常内蔵であるが、外部メモリであってもよい。システムバスには、パソコンに内蔵されている C P U 1 1 内の各種情報 (レジスタ, プログラムカウンタ, P S W など) およびR A M 1 3 の全データを退避させるに十分な容量を持つ E E P R O M 1 4 が接続されている。 E E P R O M 1 4 は で の 火 施 例では N A N D セル型 E E P R O Mである。

第 6 図は、この変施例に用いる N A N D セル型E E P R O M の構成を示すプロック 図である。 外部 制御信号端子として、チップ・イネーブル端子 O E およびライト・イネーブル端子 W E を有し、18本のアドレス信号端子 A。~A 1a、8 本のデータ 入 cc および V ssを有する。メモリセルアレイ1はこの実施例では、後述するように4 例のメモリセルをまとめて N A N D 型に構成した 4 M ビットの容量を有する。メモリセルアレイ1のビット線 B L 1 ~

オフにすることにより、その時点でのCPUお出てのRAMの内容を自動的にEEPROMにとにより 自動的にEEPROMのデータをCPUおよび RAMに戻して、前回終了時以降の作業を続けすることができる。しかも、EEPROMは電源がなくてもデータを保持することができるがある。 DRAMを退避用として用いた場合と異なり、最時間の作業中断でデータが消失するという危険がなく、また高速アクセスができる。

(実施例)

以下、本発明の実施例を図面を参照して説明する。

第 1 凶は、本発明をパソコン(またはワープロ)に適用した実施例のシステム構成を示す。 基本構成は、CPU11,RAM13およびROM12からなる。ROM12にはCPU11を制御するプログラムが書き込まれている。CPU11はこの制御プログラムに従ってRAM13との間でデータの授受を行い、必要な演算処理をし、外

B L a (m = 2048) は、センスアンプ/データラ ッチ回路5に接続されている。選択ゲート線 S G 1n、 S G 2n およびワード線W L 1n~W L 4n (n = 512) は、ロウ・デコーダ3に接続されて いる。アドレス信号は、アドレス・パッファ2を 介してロウ・デコーグ3およびカラム・デコーダ 4に入力され、これにより番地選択がなされる。 統出し時、ピット線BL1~BLm に出力された データは、センスアンプノデータラッチ回路5で 増幅、ラッチされ、出力パッファ6を介して入出 力端子1/0。~1/0,から外部に出力される。 データ書込み時は、入出力端子1/0。~1/ 〇、から入力されたデータが入力バッファ7を介 し、センスアンプ/データラッチ回路5に取り込 まれた後、選択番地のメモリセルに書込まれる。 8は外部制御信号から内部制御信号を生成する制 御論理回路である。

第7図は、メモリセルアレイ1の構成を示す等価回路である。メモリセルMijは、チャネル領域全面に薄いゲート絶縁膜を介して浮遊ゲートと制

- 6 -

御ゲートが積層形成されたFETMOSタイプで ある。例えばnチャネルの場合、制御ゲートに正 の高地圧を印加して浮遊ゲートの電子をF-Nト ンネリングにより悲板に放出させることによりし きい値を負方向に移動させる動作をデータ消去 (または昔込み) に対応させ、制御ゲートを" L " レベルに保ってドレインに正の高電圧を印加して やはりF-Nトンネリングにより浮遊ゲートに電 子を注入してしきい値を正方向に移動させる動作 をデータ書込み(または消去)に対応させる。デ - 夕昔込みおよび消去に用いる高電圧は、第6図 のロウ・デコーダろ、カラム・デコータ4内にあ る昇圧回路により生成される。これらのメモリセ ルは、そのソース、ドレインを隣接するもの同士 で共用する形で4個直列接続されて一つのブロッ クをなす、いわゆるNANDセルを構成している。 NANDセルの一端は選択ゲートQslを介してビ ット線 B L に接続され、他端は選択ゲート Q s2を 介してソース線Vs に按続されている。メモリセ ルは図示のようにマトリクス配列され、ロウ方向

ビット線とのコンタクト数が各メモリセル毎にビット線に接続する場合に比べて大幅に少なくなり、 従って極めて高密度に集積化できるという利点を 有する。

- 7 -

次に第1図のパソコンでの作業終了時および再 関時の動作を説明する。

第2図は、作業終了時のシステム内動作を示すフローチャートである。作業修了時、主スイッチをオフにすると、 C P U 1 1 はこれを検出し(PI)、ROM12に告かれた制御プログラムに従って自動的に C P U 1 1 内のデータをE E P R O M 1 4 に普込み (P 2)、 更にR A M 1 3 内のデータをE E P R O M 1 4 に普込む (P 3)。そして電源がオフになる (P 4)。

第 3 図は、作業再開時のシステム内動作を示す フローチャートである。主スイッチがオンになる と電源がオンになり、 C P U 1 1 1 はこれらを検出 し (S 1 ) 、 R O M 1 2 に 昔かれた制御プログラ ムに従って E E P R O M 1 4 に退避させておいた C P U 1 1 内のデータおよび R A M 1 3 内のデー のメモリセルの制御ゲートはワード線WLに共通接続されている。

第8図は、読出し時のタイミングチャートである。チップ・イネーブル端子 CE、アウトブット・イネーブル端子 OEを L レベルにし、ライト・イネーブル端子 WEを H レベルとしてアドレスを変化させることにより、8個のメモリセル・データがセンスアンブ/データラッチ回路 5を介して人出力線 1 / O。~1 / O,に得られる。

第9図は、書込み時のタイミングチャートである。チップ・イネーブル端子 CEを L レベル、アウトブット・イネーブル端子 OEを H レベル、ルとし、アドレス信号に同期してライト・イネーブル端子WEをトグルさせることにより、入出力は I ノ O。~ I ノ O 、から入力されたデータが入力パッファフを介してセンスアンプノデータラッチ回路 5 にラッチされ、順次選択番地に書込みがなされる。

この様なNANDセル型EEPROMは、複数 のメモリセルをまとめてビット線に接続するため、

- 8 -

タをそれぞれ、 C P U 1 1 および R A M 1 3 に戻す (S 2 , S 3 )。 これによりシステムはスイッチオフの直前の状態に復帰し、以後通常の作業を行うことができる。

この実施例によれば、迅避させたデータを電源なしで保存することができる。従って、DRAMを用いてデータ退避させる場合のような危険はなくなる。しかも、磁気メモリに比べて高速のアクセスが可能である。

上記実施例では、退避用EEPROMをシステム内臓としたが、これをカートリッジ(或いはカード)形式で外付けとしてもよい。

第4図はそのような実施例のパソコン外観を示す。本体21は先の実施例と同様にCPU、RAM、ROMを内蔵する。本体21にはまたこの実施例では入力部としてのキーボード22およびディスプレイ23が一体的に形成されている。 退避用のEEPROMカートリッジ24は、本体21とは別に設けられ、本体21に必要に応じて装着できるようになっている。

- 10 -

特開平 2-249049(4)

EEPROMカートリッジ24は、例えば第5図に示すように、保護ケース25内にEEPROM26を内蔵し、入出力端子部27を設けて構成される。

システムの動作は先の実施例と同様である。すなわち作業終了時、スイッチオフによって必要なデータはEEPROMカートリッジ24に普込まれる。作業再開時は、スイッチオンに先立ってEEPROMカートリッジ24を本体21にセットする。そしてスイッチをオンにすると、本体21はEEPROMカートリッジ24の内容を読み込んで作業修了時の状態にセットアップされる。

この実施例によっても先の実施例と同様の効果が得られる。またEEPROMをカートリッジ形式にすれば、このEEPROMに過避させたデータを他の装置にも利用することができる。

[発明の効果]

以上述べたように本発明によれば、データ退避 用のメモリとしてEEPROMを用いることによ り、作業の終了,再開を簡便かつスムーズに行う

**- 11 -**

めのタイミング図である。

1 1 ··· C P U 、 1 2 ··· R O M 、 1 3 ··· R A M 、
1 4 ··· E E P R O M 、 1 5 ··· I / O 機器 、 2 1 ···
パソコン本体 、 2 2 ··· キーボード 、 2 3 ··· ディスプレイ 、 2 4 ··· E E P R O M カートリッジ。

ことができ、また電池を内蔵しなくてもその終了 時のデータを保存することができる情報処理装置 が得られる。

4. 図面の簡単な説明

第1図は本発明の一実施例のパソコンを示すブロック図、

第3図は同じく作業再開時の動作を示すフローチャート

第4図は他の実施例のパソコンを示す外観図、 第5図はそのEEPROMカートリッジを示す 図。

第 6 図は実施例に用いた N A N D セル型 E E P R O M の構成を示すブロック図、

第7図はそのメモリセルアレイを示す等価回路 図、

第8図はそのデータ統出し動作を説明するため のタイミング図、

第9図は同じくデータ書込み動作を説明するた - 12 -

出願人代理人 弁理士 鈴江武彦

